

- 回路図ベース

- CAD: UDesigner, OpenCad

- 言語設計

- VHDL

- Cad: UDesigner, OpenCad
- Simulator: ModelSim
- Synthesizer: Synopsis, Varchsyn

- Verilog

- Cad: UDesigner, OpenCad
- Simulator: ModelSim, VerilogXL, VeriBest
- Synthesizer: Synopsis Design Compiler
Leonarudo, Varchsyn

- 開発品種

- CMOS7, CMOS8, CMOS9, CMOS10,
- CVC8, CVC9(VX)
- その他ASIC(EPSON, 富士通)

